事案の概要(by Bot)：
本件訴訟は，特許出願拒絶査定を不服とする審判請求を成り立たないとした審決の取消訴訟である。争点は，補正の適否（補正後の本願発明の進歩性（容易想到性）の有無）である。
発明の要旨(By Bot)：
本願発明は，高耐圧かつ大電流容量の半導体装置に関する発明であるが，本件補正前後の請求項の記載は次のとおりである。
【補正前の請求項1】「オン状態で半導体基板の平面方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を半導体基板に有する半導体装置において，前記ドリフト領域は，並列接続した複数の第1導電型分割ドリフト経路域を持つ並行ドリフト経路群と，前記第1導電型分割ドリフト経路域の相隣る同士の間に介在する第2導電型仕切領域とを有する構造であって，前記並行ドリフト経路群は前記ドリフト電流を流す平面方向とは直交する半導体基板の平面方向に交互に繰り返す構造で，かつそれぞれの幅が1μm以下で半導体基板の厚さ方向の深さが同じであり，半導体基板表面の第2導電型チャネル領域に形成された第1導電型ソース領域と前記第2導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し，前記第2導電型チャネル領域と半導体基板表面の第1導電型ドレイン領域との間がドリフト電流を流す平面方向であることを特徴とする半導体装置。」
【補正後の請求項1】「半導体基板表面に第1導電型ドレイン領域と，該第1導電型ドレイン領域から離間する第2導電型チャネル領域と，該第2導電型チャネル領域内に形成された第1導電型ソース領域と，前記第2導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し，オン状態で半導体基板の平面方向にドリフト電流を流すと共にオフ状態で空乏化するドリフト領域を第1導電型ドレイン領域と第2導電型チャネル領域間に有する横型MOS半導体装置において，前記ドリフト領域は，並列接続した複数の第1導電型分割ドリフト経路域を持つ並行ドリフト経路群と，前記第1導電型分割ドリフト経路域の相隣る同士の間に介在する第2導電型仕切領域とを有する構造であって，前記並行（以下略）
http://www.courts.go.jp/hanrei/pdf/20110215154304.pdf
＜裁判所ウェブサイト＞
掲載ページ
＜関連ページ＞
ブログ：横型ＭＯＳ半導体審取 -知的財産研究室 (2011.2.20)
＜検索＞
事件番号・事件名・当事者名をキーワードにしてgoogleで検索する