裁判所の判断(by Bot)：
当裁判所は，原告が主張する取消事由には理由がなく，審決を取り消すべき違法は認められないから，原告の請求を棄却すべきものと判断する。その理由は，以下のとおりである。
1 引用例の記載
引用例には以下の記載がある。
【0001】【産業上の利用分野】本発明は，近年集積回路に広く用いられるカウンタや，あるいはシフトレジスタ等に用いるのに好適なエッジトリガ型フリップフロップに係り，特に，用いる回路素子の高速化等によって生じてしまうコスト上昇を抑えながら，フリップフロップとしての機能の高速化を図ることが可能なエッジトリガ型フリップフロップに関する。
【0004】図12（判決注・別紙図面5）は，従来から用いられているエッジトリガ型フリップフロップの一例の論理回路図である。この図12（判決注・別紙図面5）では，合計2個のD型ラッチ回路7及び8を用いたエッジトリガ型フリップフロップが示されている。
【0005】前記D型ラッチ回路7は，負論理のゲートイネーブル入力端子（Gバー）を有している。該D型ラッチ回路7は，前記ゲートイネーブル入力端子（Gバー）へと“0″が入力されている時には，入力端子Dへと入力されている論理状態と同一の論理状態が，その出力端子Qへとそのまま出力される。一方，前記ゲートイネーブル入力端子（Gバー）へと“1″が入力されると，該ゲートイネーブル入力端子（Gバー）へとこのように“1″が入力される直前の，その前記データ入力端子Dの論理状態を保持し，又該論理状態をその前記データ出力端子Qへと出力する。
【0006】前記D型ラッチ回路8は，正論理のゲートイネーブル入力端子Gを有する。該D型ラッチ回路8は，その前記ゲートイネーブル入力端子Gへと“1″が入力されている時には，その入力端子Dへと入力されている論理状態が，そのデータ出力端子Qから出力される。一方，該D型（以下略）
http://www.courts.go.jp/hanrei/pdf/20101228165358.pdf
＜裁判所ウェブサイト＞
掲載ページ
＜検索＞
事件番号・事件名・当事者名をキーワードにしてgoogleで検索する