事案の概要(by Bot)：
本件は，特許出願拒絶査定に対する不服審判請求を不成立とした審決の取消訴訟である。争点は，補正要件違反（新規事項の追加，目的外補正，独立特許要件違反） の有無，進歩性の有無（相違点の判断）である。
発明の要旨(By Bot)：
(1)平成26年3月31日付けで補正された本願の特許請求の範囲の請求項1〜10に係る発明は，以下のとおりのものである。
【請求項1】命令スレッドの実行を管理するコンピュータシステム（18）であって，各中央処理装置が，前記各中央処理装置に属する複数の仮想プロセッサ（24C，24S，26C，26S）上で，複数の命令スレッドを組み合わせて実行するように構成される少なくとも1つの中央処理装置（24，26）と，前記仮想プロセッサに命令スレッドの実行を分散するように構成されるマネージャ（38）と，を有するコンピュータシステム（18）において，実行する前記命令スレッドを複数の所定のタイプに応じて分類する分類手段（36）を有し，前記命令スレッドの実行を分散するように構成される前記マネージャ（38）を，
前記命令スレッドが分類された前記複数の所定のタイプのうちの1つに基づき，実行する前記命令スレッドを前記仮想プロセッサ（24C，24S，26C，26S）に方向付けるように設計するコンピュータシステムであって，前記各中央処理装置の仮想プロセッサ（24C，24S，26C，26S）は，前記中央処理装置に属する内部資源を共有することにより同時マルチスレッディングを実施する機能を有する複数の論理区画に相当する，ことを特徴とするコンピュータシステム。
【請求項2】前記中央処理装置（24，26）の各仮想プロセッサ（24C，24S，26C，26S）を前記所定のタイプの1つに関連付ける手段（C，S）を備える，請求項1に記載のコンピュータシステムにおいて，前記命令スレッドの実行を分散するように構成される前記マネージャ（38）を，実行する前記命令スレッドをそれぞれ該スレッドと同じタイプの仮想プロセッサ（24C，24S，26C，26S）に方向付けるように設計するコンピュータシステムであって，前（以下略）
（PDF）
http://www.courts.go.jp/app/files/hanrei_jp/286/087286_hanrei.pdf （裁判所ウェブサイトの掲載ページ）
http://www.courts.go.jp/app/hanrei_jp/detail7?id=87286